BEST AVAILABLE COPY PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-178152

(43)Date of publication of application: 02.08.1991

(51)Int.CI.

H01L 23/28

H01L 21/56

(21)Application number: 01-317030

(71)Applicant : SONY CHEM CORP

(22)Date of filing:

06.12.1989


(72)Inventor: HIGUCHI SHIGETAKA

(54) MOLDED IC AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To make an IC light and thin, and realize easy mounting on various kinds of electronic circuit without having a retaining substrate, by retaining, with a specified positional relation, an IC bear chip and a conductive material layer formed in a specified pattern for wiring said chip, by using an insulating resin layer and a molded resin layer, and integrating them in a unified body.

CONSTITUTION: In a molded IC, an insulating resin layer 2 is laminated on a conductive material layer 1 wherein a specified pattern is formed. Said resin layer 2 electrically insulates an IC bear chip 3 and the conductive material layer 1, and fixes the IC bear chip 3 with a specified positional relation. The IC bear chip 3 is mounted on the insulating resin layer 2, and at least a mounting surface of the IC bear chip 3 is unified in a body by a molded resin layer 4. An aperture 2a is formed in the insulating resin layer 2, and via the aperture 2a, the conductive material layer 1 and the IC bear chip 3 are electrically connected by using a conductive connection layer 5. Thereby a thin and light molded IC can be formed and easily mounted on other electronic circuit.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

10 特許出願公開

[®] 公開特許公報(A) 平3-178152

Solnt. Cl. 3

識別記号

庁内整理番号

❸公開 平成3年(1991)8月2日

H 01 L 23/28 21/56

Z R 6412-5F 6412-5F

審査請求 未請求 請求項の数 2 (全7頁)

会発明の名称

モールド【Cおよびその製造方法

②特 願. 平1-317030

晃

②出 願 平1(1989)12月6日

個発明者 樋口

重 孝

東京都中央区日本橋室町1丁目6番3号 ソニーケミカル

株式会社内

⑪出 願 人 ソニーケミカル株式会

東京都中央区日本橋室町1丁目6番3号

社

の代 理 人 弁理士 小池

外2名

明和書

1. 発明の名称

モールドICおよびその製造方法

2. 特許請求の範囲

- (1) 所定のパターンに形成された導電材料層と、 前記導電材料層の一部を輸出させる関口部を有す る組織樹脂層と、前記絶縁樹脂層上に実装されそ の電極部が前記開口部を通じて前記導電材料層と 電気的に接続されてなる「Cペアチップから構成 される積層体がモールド樹脂層により固着一体化 されてなることを特徴とするモールド「C。
- (2) 運電性基体上に運電材料層のパターンを反転 させたパターンを有するメッキレジスト層を形成 する工程と、

電解ノッキにより前記事電性基体の露出部に基 電材料度を選択的に形成する工程と、

前記導電材料層のうち I C ベアチップの電極部が接続される電気的接続部位に臨んで閉口される

開口部を有する絶縁樹脂層を形成する工程と、

前記1Cベアチップを前記絶縁樹脂層上に実装 し、前記間口部を過じて接「Cペアチップの電極 部と前記導電材料層の電気的接続部位とを接続す る工程と、

前記導電性基体の少なくとも1Cペプチップ実 装面をモールド樹脂により固着する工程と、

少なくとも前記導電性基体を制度する工程を有することを特徴とするモールド I C の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、IC (集積回路) ベアチップ。絶縁 層、配線層等からなる積層体がモールド樹脂によ り固着一体化されてなる軽量環膜状のモールド I C、およびその製造方法に関する。

(発明の気要)

本発明は、ICベアチップとその配線を行うた めに所定のパターンに形成された孫健材料層とを 絶縁樹脂度およびモールド樹脂層により所定の位置関係に保持し、かつ固著一体化させることにより、支持基板を持たず軽量かつ薄壁で、各種電子 回路に接続容易なモールドICを提供しようとするものである。

本発明はさらに、上紀モールド I C の製造を、 選択番光、電解めっき、印刷等の技術を組み合わ せ、高い信頼性、経済性、生産性をもって実現す るものである。

(従来の技術)

近年、各種電子機器の軽量化。小型化、薄型化、 高機能化等に伴い、! C実装技術の分野において もこれらを実現するための各種の技術が提案され ている。フラットバッケージ等はその代表例であ る。さらに、高機能化、高無積化を目指して! Cが多端子化され、かつ一層の軽量薄型化。低コ スト化が図られるに伴い、これらの要請に対応し 得る技術として、テープ自動ポンディング(TA B) 法、チップ・オン・グラス(COG)法、チ

いても今ひとつ満足な結果が得られていない。

そこで本発明は、これらの問題点を解決し、極めて低量確膜化され、信頼性が高く、低コストで使いあいモールドIC、およびその要遣方法を提供することを目的とする。

〔課題を解決するための手段〕

本発明は上述の目的を達成するために提案されるものである。

すなわち、本発明の第1の発明にかかるモール ドICは、所定のパターンに形成された選電材料 層と、前記導電材料層の一部を露出させる開口部 を有する絶縁樹脂層と、前記絶縁樹脂層上に実装 されその電極部が前記閉口部を選びて前記導電材 料層と電気的に接続されてなるICペアチップか ら構成される積層体がモールド樹脂層により固着 一体化されてなることを特徴とするものである。

さらに、本発明の第2の発明にかかるモールド I Cの製造方法は、導電性基体上に導電材料層の パターンを反転させたパターンを有するメッキレ

っプ・オン・フレキシブル・プリント・サーキっ ト(COP)法、フェース・ポンディング法等の 技術も提案されている。TAB法は、ポリイミド **等からなるテープの表面に予めエッチングにより** 形成された頃の配線パターンに、10ペアチップ 上のパンプを熱圧着もしくは共晶法により接続す る方法である。COC法は、ガラス基仮上におい て欲品マトリクス等から導出された透明電極に「 Cペアチップの嫡子を接続する方法である。CO P法はポリエステル、ポリイミド等の高分子材料 からなるフィルム上に形成された配線パターンに ICペアチップを接続する方法である。フェース ・ポンディング法は半導体チップをステムに組み 立てる阪や厚膜!Cに組み込む際の控続を、線に よらず固で行う方法であり、フリップチップにお いて実用化されている。

(発明が解決しようとする課題)

しかしながら、上述の各方法ではコストの上昇 や使用目的の削約を生ずる他、特度や信頼性にお

ジスト層を形成する工程と、電解メッキにより的 記載電性基体の露出部に導電材料層を選択的に形成する工程と、前配導電材料層のうちICペアチップの電価部が接続される電気的接続部位に臨水で開口される開口部を有する距離部間を形成的原理を表現し、前配配導電性基本の少なくとも可能を表する工程と、少なくとも的配導電性基本を到離する工程と有することを特徴とするものである。

(作用)

本発明にかかるモールドICは、ICペアチップとその配線を行うために所定のバターンに形成ったれた導電材料層とが絶縁樹脂層およびモールド樹脂層により所定の位置関係に保持され、かつ固着一体化されてなるものである。上記モールドICは、何ら支持基板を有さず運電材料層がICペ

アチップの実装団とは反対側の面に露出されているため、この形のままで極めて容易に他の電子回路に実装することができる。しかも、その全厚はほぼ1 Cベアチップ自身の厚さにより決まるものである。このように、本発明のモールドI Cは極めて薄型かつ軽量であるが、その機械強度は上記的報酬をよびモールド相盟層により十分に保障されているので、信銀性の面でも問題はない。

上述のようなモールドICは、製造工程においては支持基板上に形成され、最終的に設支持基板上に形成され、最終的に設支持基板上に形成な方法により製造されるものである。したがって、モールドICは到離して極めて高い強度を付与されるため、各製造がが最近という。また、上配支持基板として連貫性を銀行の形成が可能となる。上記モールドICの料理の形成が可能となる。上記モールドICの料理である。上記モールドICの料理である。上記モールドICの料理である。上記モールドICの料理である。上記モールドICの料理である。

プ(3) を所定の位置関係を保って固定するための 絶縁樹脂層(2) が積層され、さらに上記絶縁樹脂 層(2) の上にICベアチップ(3) が截置され、少 なくとも上記ICベアチップ(3) の実装面がモー ルド樹脂層(4) により固着一体化されてなるもの である。上記絶縁樹脂層(2) には開口部(2a)が設 けられており、この開口部(2a)を通じて導電接続 層(5) により上記導電材料層(1) とICベアチッ プ(3) の電気的接続が図られている。

ここで、上記導電材料層(1) と1 C ベアチップ
(3) の接続状態をよりわかり易く説明するために、第2 図に竣1 C ベアチップ(3) の実装部近傍の模式的な上面団を示す。ただし、図面を簡単とするために、最上部のモールド樹脂層(4) は図示しない。上記導電材料層(1) は、『C ベアチップ(3) の配線層として機能するべく所定のパターンに形成された金属環膜であり、数パターンを構成する各配線層の末端部は電気的接続部位(1。)とされている。この団に示す例では、1 個の『C ベアチップ(3) に対して 6 個の電気的接続部位(1。)が、数

形成するための印刷工程。I C ペアチップを実施するためのボンディング工程。モールド樹脂の塗布工程等の必要最小器の工程からなり、従来の製造設備に何ら特殊な設備を追加することなく容易に実施でき、信頼性の高いモールドI C を参習り良く製造することができる。

(実施例)

以下、本発明の好遺な実施例について、図面を 参照しながら説明する。

実飾例1

本実施例は、「Cベアチップと導電材料層の間. の電気的接続を導電接続層を介して図ったモール ド I Cおよびその製造方法の例である。

まず、第1回に本実施例にかかるモールド1 C は、所定の概略断回回を示す。このモールド1 C は、所定のベターンに形成された運電材料層(1) の上に、 後述の1 C ベアチップ(3) と上記運電材料層(1) との間の電気的絶縁を図り、かつ抜 C ペアチッ

I Cベアチップ(3) の6個の電価部(3a)の配股パターンに対応して設けられている。上記絶縁樹脂層(2) には、上記電気的接続部位(1a)の全てを露出させる関口部(2a)が設けられている。したがって、絶縁樹脂層(2) を形成した段階で、別口部(2a)内に露出する電気的接続部位(1a)に適当な方法により導電接続層(5) [図中、斜線部で示す。)を形成し、さらに上記関口部(2a)に臨んでI Cペアチップ(3) を実験すれば、該I Cペアチップ(3)は外周部を絶縁樹脂層(2) により支持されると共に、課電材料層(1) と電気的および超級的に接続される。

かかるモールドICは、何ら支持基版を有するものではなく、課電材料層(1) が「Cベアチップ(3) の実験面とは反対側の面に露出されているため、この形のままで極めて容易に他の電子団路に実装することができる。しから、上述の運電材料層(1) や絶縁樹脂層(2) はいずれも極めて深い層であるため、モールドICの全厚はほぼ「Cベアチップ(3) の厚さにより決まると言って良い。し

かし、上記モールド | Cはこのように極めて得型 でありながら、その磁域強度は上記絶縁樹脂層お よびモールド樹脂層(4) により十分に保障されて いる

上述のようなモールド「Cは、たとえば第3図 (A)ないし第3図(F)に示す製造工程により 製造することができる。

まず、第3図(A)に示すように、導電性基件 (6)上に、最終的に形成される導電材料層(1)の パターンを反転させたパターンを有するメッキレ ツスト層(7)を形成する。

ここで、上記導管性基体(6) としては、次の工程にてこの上に形成される運電材料層(1) が容易に制度できるような平滑面を有することが必要であり、その材料もステンレス鋼。ニッケル、チタン、ニッケル系合金、チタン系合金、ニッケルーコバルト合金、その他の合金等から適宜選択することができる。ここでは、厚さ50gmのSUS304スチンレス螺旋を使用した。

また、上記メッキレジスト層(7) は、絶縁性。

性基体(6) に対する射離性の高い材料を使用する必要がある。好遇な金属としては金、銀、網、クロム、ニッケル、鉄、コバルト、あるいはこれらの合金等が挙げられるが、ここでは、次のような条件により側を折出させた。すなわち、電解液14当たり硫酸網250g、硫酸75gを含む硫酸網浴を使用し、波温25℃、電流密度8A/dm¹、メッキ時間30分の条件で電解メッキを行った。

なおここで、必要に応じて電解メッキの前後で 防錦処理を行うこともできる。また、後の工程で 実績される I Cベアチップ(3) との接続を図るた めの導電接続層(4) としてバンブが形成される場 合には、この設計で上記導電材料層(1) の電気的 接続部位(1a)に金。半田、導電性ペースト等から なるバンプを形成しても良い。本実施例では、金 パンプを形成した。

次に、第3図(C)に示すように、前配導電材料層(1)と「Cペアチップ(3)の間において電気的接続部位(1a)以外の部位における電気的結構を関り、かつ省「Cペアチップ(3)を所定の位置関

耐熱性、および後の工程で使用される電解メッキ 被に対する耐性、すなわち耐酸性もしくは耐アルカリ性を有する材料により形成されることが必要 である。さらに、上記メッキレジスト層(7) が、製造工程の最後で導電性基体(6) を知識する際に設準電性基体(6) と共に倒離される場合には、離型 としての機能も果たすものである。かかかる 対対としては、たとえばレジスト材料を使用することができ、これをスクリーン印刷法もしくは良い。 産光技術により所定のパターンに形成すれば良い。 ここでは、レジスト材料(東レシリコン社製・商品名 SB 9556 RTV)を使用し、これをシルクスクリーン印刷により15μmの厚さに使布した。

次に、第3図(B)に示すように、金属メッキ谷に浸渡して電解メッキを行い、導電性基体(6)の表面のうちメッキレジスト層(7)によりマスクされずに酵出している部分に選択的に金属を折出させ、導電材料層(1)を形成する。上記金属としては、高い導電性を有し、かつ最終的に上記導電性基体(6)から制御されることを考慮して該導電

係に固定保持するための絶縁樹脂層(2) を形成する。本実施例における上記絶縁樹脂層(2) は、1 Cベアチップ(3) の電極部(第2回の(3a)参照。)の配設パターンに応じて閉口される閉口部(2a)を有しており、この内部において運電材料層(1) と1 Cベアチップ(3) との間の電気的接続が図られる。この絶縁樹脂層(2) の材料としては、電気絶縁性以外に。優れた耐熱性および耐平田性を有していることが必要である。本実施例では、レジストインキ(タムラ化学社会、商品名 SR-29G)を使用し、これをシルクスクリーン印刷により15μmの厚さに協布することにより、上記絶縁樹脂層(2)を表成した。

次に第3図(D)に示すように、『Cペアチップ(3)をその電極部(第2図の(3a) 4分割。』が予め専電接続層(5) として金ペンプが形成された上紀電気的接続部位(1a)に合致するように面像処理袋理を使用して整置し、フェースポンダーにより接続した。これにより、『Cペアチップ(3) は上記閉口節(2a)を過じて電気的に導電材料層(1) と

特別平3-178152(6)

接続されると共に、微敏的にも固定される。

なお、上述のようなパンプによる接続以外にも、 使用する I Cベアチップ(3) のタイプによっては 異方性事質膜や導電性投管剤等による接続が可能 である。

次に、第3図(E)に示すように、接ICペアチップ(3)の実装面をモールド樹脂層(4)により固着する。ここでは、上記モールド樹脂層(4)を形成するためのモールド樹脂としてポリエステル系樹脂(ユニチカ社製、商品名ステル系樹脂(ユニチカ社製、商品名ステル系樹脂(ユニチカ社製・資本が、リウレタン社製、商品名は、リウンタン社製、商品名は、サイン・200重量部を混合してなる。とは、アフタキュアにより完全に便化させた。これにより、運営材料層(1)、絶縁樹脂層(4)、ICペアチップ(3)がは環境技術層(5)からなる後層をが関する。といるでは、10、20間の確実な電気の、機械的接続が保証される。

断回図を示す。このモールドICは、所定のパターンに形成された準電材料層(11)の上に、後述のICペアチップ(13)と上記運電材料層(11)との間の電気的絶縁を図り、かつ該ICペアチップ(13)を所定の位置関係を保って固定するための絶縁樹脂層(12)が積層され、さらに上記絶縁樹脂層(12)の上にICペアチップ(13)の実装面がモールド樹脂層(14)により固著一体化されてなるものである。上記絶縁樹脂層(12)には開口部(12a)が設けられており、この閉口部(12a)を過じてワイヤ(15)により上記導電材料層(11)とICペアチップ(13)の電気的接続が図られている。

かかるモールドICの製造方法は、前述の事電 接続層(5) を形成する代わりに金線等のワイヤ (15)を使用してワイヤボンディングを行った他は ほぼ実施例1に上述したとおりであるので、詳し い処明は省略する。

(発明の効果)

最後に、第3回(P)に示すように、モールド 樹加羅(4) により固著一体化された上述の積層体 から尋電性基体(6) とメッキレジスト層(7) を對 難し、前述の第1回に示したようなモールド I C を得た。ここで、メッキレジスト層(7) が導電性 基体(6) に対して高い軽離性を有し、剝離時に投 よッキレジスト層(7) が積層体側に残存する場合 には、過当な方法によりこれを映去する。この には、過当な方法によりこれを映去する。 うにして得られたモールド I C は、何ら支持 を有しないため、全厚がほぼ I C ペアチップ(3) の厚さと同等に減くなされており、かつ軽量であ る。しかし、その機関強度は上記逸経出股層(2) およびモールド樹脂層(4) により十分に高いもの である。

実施例 2

本実施例は、「Cペアチップと導電材料層の間の電気的接続をワイヤボンディングにより図ったモールド「Cの例である。

第4図に本実施例にかかるモールドICの機略

以上の説明からも明らかなように、本発明にかかるモールド」Cは、極めて軽量領型であり、各種の小型化された電子機器に使用される電子阻路に容易に実装可能なものである。また、本発明にかかる製造方法では、支持基板上おいて上記モールド1 Cの各様成要素を形成するための加工、処理が施されるため、極めて精度、信頼性の高いモールド」Cを容易に、しかも高い経済性、生産性をもって設造することができる。

4. 図面の簡単な説明

第1図は本発明にかかるモールド1 Cの一構成例を模式的に示す級略断面図であり、第2図は上記モールド1 Cの I Cベアチップの実験部近待を示す上面図である。第3図(A)ないし第3図(P)は、本発明にかかるモールド I Cの製造方法の一例をその工程順にしたがって示す機略断面図であり、第3図(A)は導電性基体上におけるメッキレジスト層の形成工程、第3図(B)は電解メッキによる準電材料層の形成工程、第3図

特開平3-178152(6)

(C)は絶縁相距離の形成工程、第3図(D)は | Cベアチップの実装工程、第3図(B)はモールド相股層の形成工程、第3図(P)は源電性基体およびメッキレジスト層の制題工程をそれぞれ示す。第4図は本発明にかかるモールド | Cの他の構成例を模式的に示す機略断面図である。



la · · · 電気的接続部位

2, 12 ... 絶縁樹脂層

3. 15 · · · I Cペアチップ

3. ... 電極部


4, 14 ·・・ モールド樹脂層

5: 非電接続層


15 … ワイヤ

6 --- 淳電性基体


7 ・・・ メッキレジスト層




第 3 図(A)




第 3 図(B)




第 3 図(C)





第 1 図




第 2 図







第 3 図(F)



盆ム図

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.